SR flip flop eller Set-Reset flip flop har mange fordele. Men den har følgende skifteproblemer:

• Når Indstil 'S' og Nulstil 'R' input er sat til 0, undgås denne tilstand altid.
• Når Set- eller Reset-indgangen ændrer deres tilstand, mens aktiveringsindgangen er 1, sker den forkerte låsehandling.

JK Flip Floppen fjerner disse to ulemper ved SR flip flop .

Det JK flip flop er en af ​​de mest brugte flip flops i digitale kredsløb. JK flip flop er en universel flip flop med to indgange 'J' og 'K'. I SR flip flop er 'S' og 'R' de forkortede forkortede bogstaver for Set og Reset, men J og K er det ikke. J og K er selv autonome bogstaver, som er valgt for at adskille flip flop-designet fra andre typer.

JK flip flop arbejde på samme måde som SR flip flop arbejde. JK flip flop'en har 'J' og 'K' flip flop i stedet for 'S' og 'R'. Den eneste forskel mellem JK flip flop og SR flip flop er, at når begge input på SR flip flop er sat til 1, producerer kredsløbet de ugyldige tilstande som output, men i tilfælde af JK flip flop er der ingen ugyldige tilstande, selvom begge 'J' og 'K' flip flops er sat til 1.

JK Flip Flop er en gated SR flip-flop med tilføjelsen af ​​et clock input kredsløb. Den ugyldige eller ulovlige udgangstilstand opstår, når begge indgange er sat til 1 og forhindres ved tilføjelse af et clock-indgangskredsløb. Så JK flip-flop'en har fire mulige inputkombinationer, dvs. 1, 0, 'ingen ændring' og 'toggle'. Symbolet på JK flip flop er det samme som SR bistabil lås bortset fra tilføjelsen af ​​et urindgang.

Blokdiagram:

Kredsløbsdiagram:

I SR flip flop er både input 'S' og 'R' erstattet af to input J og K. Det betyder, at J og K input er lig med henholdsvis S og R.

De to 2-input AND-gates erstattes af to 3-input NAND-gates. Den tredje indgang på hver port er forbundet med udgangene ved Q og Q'. Krydskoblingen af ​​SR-flip-flop'en tillader den tidligere ugyldige tilstand (S = '1', R = '1') at blive brugt til at frembringe 'skifte-handlingen', da de to indgange nu er sammenlåste.

Hvis kredsløbet er 'sat', afbrydes J-indgangen fra '0'-positionen af ​​Q' gennem den nedre NAND-port. Hvis kredsløbet er 'RESET', afbrydes K-indgangen fra 0-positioner af Q gennem den øvre NAND-port. Da Q og Q' altid er forskellige, kan vi bruge dem til at styre inputtet. Når begge input 'J' og 'K' er sat til 1, skifter JK flip-flop'en i henhold til den givne sandhedstabel.

Sandhedstabel:

Når begge indgange på JK flip flop er indstillet til 1, og clock-indgangen også er puls 'Høj', vil kredsløbet blive skiftet fra SET-tilstanden til en RESET-tilstand. JK-flip-flop'en fungerer som en T-type vippe-flip-flop, når begge dens indgange er indstillet til 1.

JK flip flop er en forbedret clocked SR flip flop. Men det lider stadig under 'race' problem. Dette problem opstår, når tilstanden af ​​output Q ændres, før clock-indgangens timing-impuls når at gå 'Af' . Vi er nødt til at holde kort timing plus periode (T) for at undgå denne periode.