Latch er et digitalt kredsløb, som konverterer dets output i henhold til dets input øjeblikkeligt. For at implementere låse bruger vi forskellige logiske porte. I denne artikel vil vi se definitionen af ​​låse, låsetyper som SR, gated SR, D, gated D, JK og T med dens sandhedstabel og diagrammer og fordele og ulemper ved låsen.

Indholdsfortegnelse

• Hvad er låse?
• Typer af låse
• SR lås
• Gated SR-lås
• D Lås
• Låget D-lås
• JK lås
• T Lås
• Fordele ved låse
• Ulemper ved låse

Hvad er låse?

Latches er digitale kredsløb, der gemmer en enkelt bit information og holder dens værdi, indtil den opdateres af nye inputsignaler. De bruges i digitale systemer som midlertidige lagerelementer til at gemme binær information. Låse kan implementeres ved hjælp af forskellige digitale logiske porte, som f.eks OG , ELLER , NOT, NAND og NOR porte.

Låse bruges i vid udstrækning i digitale systemer til forskellige applikationer, herunder datalagring, kontrolkredsløb og flip-flop-kredsløb. De bruges ofte i kombination med andre digitale kredsløb til implementering sekventielle kredsløb , såsom tilstandsmaskiner og hukommelseselementer.

Definition af låse

Låse er grundlæggende lagerelementer, der fungerer med signalniveauer (i stedet for signalovergange). Låse styret af en ur overgang er klipklapper . Låse er niveaufølsomme enheder. Låse er nyttige til designet af asynkront sekventielt kredsløb . Låse er sekventielle kredsløb med to stabile tilstande. Disse er følsomme over for input spænding anvendes og afhænger ikke af urpulsen. Flip flops, der ikke bruger clock-impuls, omtales som latch.

Typer af låse i digital elektronik

I digital elektronik er forskellige typer låse:

• SR låse
• Gated SR-låse
• D Låse
• Gated D-låse
• JK låse
• T Laches

SR lås

S-R-låse, dvs. Set-Reset-låse er den enkleste form for låse og implementeres ved hjælp af to indgange: S (Set) og R (Reset). S-indgangen indstiller udgangen til 1, mens R-indgangen nulstiller udgangen til 0. Når både S- og R-indgangene er på 1, siges låsen at være i en udefineret tilstand. De er også kendt som forudindstillede og klare tilstande. SR-låsen danner de grundlæggende byggesten til alle andre typer flip-flops.

Sandhedstabel for SR-lås

Nedenstående tabel repræsenterer sandhedstabel af SR-lås.

Logisk diagram af SR-lås

SR Latch er et logisk kredsløb med:

• 2 krydskoblede NOR-porte eller 2 krydskoblede NAND-porte.
• 2 input S for SET og R for RESET
• 2 udgang Q, Q'.

Nedenstående logikdiagram repræsenterer SR-låsen ved hjælp af NAND port .

Nedenstående logikdiagram repræsenterer SR-lås ved brug af NOR Port .

Forskellige tilfælde af SR-lås

De forskellige tilfælde af SR låsen er beskrevet nedenfor.

Tilfælde 1: S' = R' = 1 (S = R = 0)

Hvis Q = 1, er Q- og R'-indgangene til 2. NAND-gate begge 1.

Hvis Q = 0, er Q- og R'-indgangene for 2. NAND-port henholdsvis 0 og 1.

Tilfælde 2: S' = 0, R' = 1 (S = 1, R = 0)

• Da S' = 0, outputtet af 1. NAND-port, Q = 1 ( SET tilstand ).
• I den anden NAND-gate, da Q- og R'-indgangene er 1, er Q'=0.

Tilfælde 3: S' = 1, R' = 0 (S = 0, R = 1)

• Da R'=0, outputtet af 2. NAND-gate, Q' = 1.
• I den første NAND-gate, da Q og S' input er 1, Q = 0 ( NULSTIL tilstand ).

Tilfælde 4: S' = R' = 0 (S = R = 1)

Når S = R = 1, bliver både Q og Q’ 1, hvilket ikke er tilladt. Så inputbetingelsen er forbudt.

Gated SR-lås

En Gated SR-lås er en SR-lås med aktiveringsindgang, som fungerer, når aktivering er 1 og bevarer den tidligere tilstand, når aktivering er 0.

Truth Table of Gated SR Latch

Nedenstående tabel repræsenterer sandhedstabellen for Gated SR-låsen.

Logisk diagram af Gated SR-lås

Nedenstående logikdiagram repræsenterer den gated SR-lås.

Logisk diagram af Gated SR-lås

D Låse

D-låse er også kendt som transparente låse og implementeres ved hjælp af to indgange: D (Data) og et kloksignal. Udgangen fra låsen følger indgangen på D-terminalen, så længe kloksignalet er højt. Når ursignalet bliver lavt, lagres udgangen af ​​låsen og holdes indtil den næste stigende flanke af uret.

Sandhedstabel af D-lås

Nedenstående tabel repræsenterer sandhedstabellen for D låsen.

Logisk diagram af D-lås

Nedenstående logikdiagram repræsenterer D-låsen.

Logisk diagram af D-lås

Låget D-lås

D-låsen ligner SR-låsen med nogle ændringer. Her er inputs komplementer til hinanden. D-låsen står for datalås, da denne lås midlertidigt lagrer en enkelt bit.

Sandhedstabel af Gated D-lås

Nedenstående tabel repræsenterer sandhedstabellen for Gated D-låsen.

Logisk diagram af Gated D-lås

Nedenstående logikdiagram repræsenterer den gated D-lås.

JK lås

JK-låsen har to indgange J og K. Udgangen skiftes, når J- og K-indgangene er høje. JK låsen er ligesom SR-låsen, men den eliminerer den udefinerede tilstand af SR-låsen.

Sandhedstabel af JK Latch

Nedenstående tabel repræsenterer sandhedstabellen for JK-låsen.

Logisk diagram af JK Latch

Nedenstående logikdiagram repræsenterer JK-låsen.

Logisk diagram af JK Latch

T Lås

Når JK-indgangene på JK-låsen er kortsluttede, får vi T låsen. I T-låsen skiftes udgangene, når indgangene er høje.

Logisk diagram af T-lås

Nedenstående logikdiagram repræsenterer T-låsen.

Logisk diagram af T-lås

Fordele ved låse

Nogle af fordelene ved låse er anført nedenfor.

1. Let at implementere: Låse er simple digitale kredsløb, der let kan implementeres ved hjælp af basic digital logik porte.
2. Lavt strømforbrug: Låse bruger mindre strøm sammenlignet med andre sekventielle kredsløb som flip-flops.
3. Høj hastighed: Låse kan fungere ved høje hastigheder, hvilket gør dem velegnede til brug i højhastigheds digitale systemer.
4. Lavpris: Låse er billige at fremstille og kan bruges i billige digitale systemer.
5. Alsidighed: Låse kan bruges til forskellige applikationer, såsom datalagring, kontrolkredsløb og flip-flop-kredsløb.

Ulemper ved låse

Nogle af ulemperne ved låse er anført nedenfor.

1. Intet ur: Låse har ikke et ursignal til at synkronisere deres operationer, hvilket gør deres adfærd uforudsigelig.
2. Ustabil tilstand: Låse kan nogle gange gå ind i en ustabil tilstand, når begge indgange er på 1. Dette kan resultere i uventet adfærd i det digitale system.
3. Kompleks timing: Timingen af ​​låse kan være kompleks og svær at specificere, hvilket gør dem mindre egnede til realtidsstyringsapplikationer.

Konklusion

Vi kan konkludere, at låse er de mest brugte i digitale kredsløb til forskellige formål. Latches ændrer sit output hurtigt i forhold til nyt input. Forskellige typer låse inkluderer SR-lås, gated-lås, D-lås, gated D-lås, JK-lås og T-lås.

Reference

Her er et par bøger, som du kan henvise til for yderligere information om låse:

1. Digital Design: Principles and Practices af John F. Wakerly
2. Digital Systems Design ved hjælp af VHDL af Charles H. Roth og Lizy Kurian John
3. Digital Circuit Analyse og Design af Victor P. Nelson og H. Troy Nagle
4. Digitalt design og computerarkitektur af David Harris og Sarah Harris
5. Fundamentals of Digital Logic med Verilog Design af Stephen Brown og Zvonko Vranesic

Disse bøger giver et omfattende overblik over digital logik, herunder låse, og dækker forskellige emner, såsom design og implementering, simulering og verifikation af digitale kredsløb.

DIGITAL ELEKTRONIK – Atul P. Godse, Mrs. Deepali A. Godse

Låse – ofte stillede spørgsmål

Hvad er typerne af låse?

Typerne af låse inkluderer SR, gated SR, D, gated D, JK og T.

Hvor bruges låse?

Låse bruges i ure som opbevaringsenheder.

hensigt hensigt

Hvor mange bits kan en lås gemme?

En lås kan gemme en-bit data.

Har låsen hukommelse?

Ja, låsen er et hukommelseselement med 1-bit lager.