Full Adder er adderen, der tilføjer tre input og producerer to output. De første to indgange er A og B, og den tredje indgang er en indgangsbæring som C-IN. Udgangsbæringen er betegnet som C-OUT, og den normale udgang er betegnet som S, som er SUM. C-OUT er også kendt som majoriteten 1's detektor, hvis output bliver højt, når mere end én indgang er høj. En fuld adderlogik er designet på en sådan måde, at den kan tage otte input sammen for at skabe en byte-wide adder og kaskadere carry bit fra en adder til en anden. vi bruger en fuld adder, fordi når en carry-in bit er tilgængelig, skal en anden 1-bit adder bruges, da en 1-bit halv-adder ikke tager en carry-in bit. En 1-bit fuld adder tilføjer tre operander og genererer 2-bit resultater.

Fuld Adder Truth Tabel:

Logisk udtryk for SUM: = A' B' C-IN + A' B C-IN' + A B' C-IN' + A B C-IN = C-IN (A' B' + A B) + C-IN' (A' B + A B') = C-IN XOR (A XOR B) = (1,2,4,7)

Logisk udtryk for C-OUT: = A' B C-IN + A B' C-IN + A B C-IN' + A B C-IN = A B + B C-IN + A C-IN = (3,5,6,7)

En anden form, hvori C-OUT kan implementeres: = A B + A C-IN + B C-IN (A + A') = A B C-IN + A B + A C-IN + A' B C-IN = A B (1 +C-IN) + A C- IN + A' B C-IN = A B + A C-IN + A' B C-IN = A B + A C-IN (B + B') + A' B C-IN = A B C-IN + A B + A B' C-IN + A' B C-IN = A B (C-IN + 1) + A B' C-IN + A' B C-IN = A B + A B' C-IN + A' B C -IN = AB + C-IN (A' B + A B')

Derfor COUT = AB + C-IN (A EX – ELLER B)

Fuld adder logisk kredsløb.

Implementering af Full Adder ved hjælp af Half Adders:

Der kræves 2 halve addere og en OR-port for at implementere en fuld adderer.

Med dette logiske kredsløb kan to bit lægges sammen, idet der tages en carry fra den næste lavere størrelsesorden og sende en carry til den næste højere størrelsesorden.

Implementering af Full Adder ved hjælp af NAND-gates: Implementering af Full Adder ved hjælp af NOR-gates:

I alt 9 NOR-porte er nødvendige for at implementere en fuld adder. I det logiske udtryk ovenfor vil man genkende de logiske udtryk for en 1-bit halvadder. En 1-bit fuld adderer kan opnås ved at cascade to 1-bit halv adderer.

Fordele og ulemper ved Full Adder i digital logik

Fordele ved Full Adder i digital logik:

1. Fleksibilitet: En fuld slange kan tilføje tre informationsbits, hvilket gør den mere fleksibel end en halv hugorm. Det kan ligeledes bruges til at tilføje multi-bit tal ved at binde forskellige fulde addere sammen.

2. Transportoplysninger: Den fulde hugorm har en formidlingsinput, som tillader den at udføre udvidelse af multi-bit tal og at kæde forskellige addere sammen.

3. Hastighed: Den fulde slange arbejder ekstremt hurtigt, hvilket gør den rimelig at bruge i hurtige computeriserede kredsløb.

Ulemper ved Full Adder i digital logik:

1.Kompleksitet: Den fulde slange er mere forbløffende end en halv hugorm og kræver flere dele som XOR, AND eller potentielt indgange. Det er ligeledes mere udfordrende at udføre og planlægge.

2. Udsættelse af udbredelse: Det fulde hugormkredsløb har en spredningsforsinkelse, som er den tid det tager for resultatet at ændre sig i lyset af en justering af info. Dette kan forårsage timing problemer i computeriserede kredsløb, især i hurtige rammer.

Anvendelse af fuld adder i digital logik:

1. Aritmetiske kredsløb: Fuld adderer bruges i matematiske kredsløb til at tilføje dobbelte tal. På det tidspunkt, hvor forskellige fulde addere er tilknyttet i en kæde, kan de tilføje multi-bit parrede tal.

tyre vs okse

2. Datahåndtering: Fuld addere bruges i informationshåndteringsapplikationer som avanceret signalhåndtering, informationskryptering og fejlretning.

3. Tællere: Fuld adderer bruges i tællere til at tilføje eller formindske antallet med én.

4.Multipleksere og demultipleksere: Fuld addere bruges i multipleksere og demultiplexere til at vælge og kursusinformation.

5. Hukommelse har tendens til: Fuld addere bruges i hukommelsesadresseringskredsløb til at frembringe placeringen af ​​et bestemt hukommelsesområde.

6.ALU'er: Fuld addere er en grundlæggende del af Number jonglering Rationale Units (ALU'er), der bruges i chip- og computeriserede signalprocessorer.